联系我们
市场
半导体板级封装
半导体面板级封装技术解决方案​
面板级封装是将晶圆级封装概念转移到方形面板尺寸的一种封装技术，透过「化圆为方」这个概念，我们采用大面积的基板来提升封装的面积利用率与生产效率。其关键技术为高密度金属化重布线层（RDL）的互连设计，能够做为不同区域与材料之间的电性连接，从而提升封装的稳定性与整体运算效能。​
金属化重布线层技术：实现高密度整合与高速讯号传输的核心​
先进封装的高密度整合关键在于重布线层RDL（Redistribution Layer） 技术。作为晶片与基板之间的核心互连层，RDL不仅可重新分布晶片 I/O 接点、缩短讯号路径，提供更紧密的电气连结，并有效提升RFIC、 AI、5G、HPC 等晶片应用所需的高速、高频讯号传输效率与稳定性；更透过区域性互连，从传统 PCB 与载板制程，跃升至薄膜制程以及 2.5D、3D 等高阶高整合度的封装架构。​
兼容先芯片(Chip First)与后芯片(Chip Last)制程的封装解决方案，满足不同类型芯片封装的需求​
在 Chip First 制程中，芯片会在重布线层(RDL) 制作之前就先贴附载体(Carrier)上。这种制程方式适用于尺寸较小、结构较简单的芯片类型，例如电源管理 IC(PMIC)、射频 IC (RF IC)等。其优势在于制程简单、材料用量低，有利于提升整体产能与良率，并降低单位成本。 ​

相较之下，Chip Last 制程则是在完成重布线层(RDL)结构后再进行芯片的贴附与封装，适用于如 AI 芯片、高效能运算芯片等对封装结构、I/O 数量与散热性能有更高要求的元件。此制程可支援更高密度、更大面积的芯片封装，同时提供更佳的线路设计灵活性与封装可靠性。 ​

两种制程架构的面板级封装，皆能以高效率的方式实现最佳封装效果，有助于封装产业因应异质整合与高频高效能应用的多元发展需求。​
无载板结构面板级封装技术​ 超薄化 × 高效散热 ​
为 PMIC、RFIC 等芯片设计的面板级扇出型封装技术，以 无载板 (Coreless) 结构实现超薄化与小型化。​
FOPLP 通过 重布线层 (RDL) 直接连接晶片，可达成 10µm-30µm 的高密度线路布局，缩短信号传输距离并降低能量损耗。 ​
此外，无载板设计有效降低热阻、提升散热效率，特别适用于对厚度与散热表现具有严苛需求的通讯与高效能应用，提供更灵活高效的先进封装解决方案。​
高密度面板级封装技术 大晶片 × 细线路 ​
为 AI 芯片以及高效能运算（HPC）等晶片设计的面板级封装技术，突破 <10µm/10µm 线宽线距限制，是推动 大型 AI 芯片 产能与效能跃升的关键技术。 ​

随著 AI 芯片设计日益复杂、尺寸持续放大，晶圆级封装逐渐面临 面积利用率与效率的瓶颈。面板级封装可突破限制，以 <10µm/10µm 线宽线距提供更高密度、更灵活的基板设计，同时大幅提升产能。 ​

以 700 × 700 mm 方形基板 为例，其封装量约为 12 吋晶圆的 8 倍，能有效降低成本，并提升产能与资源利用率。 ​

更重要的是，该技术可同时支援 多颗芯片封装，并整合不同尺寸的晶片，满足多样化市场需求，特别适用于 AI 芯片与高效能运算 (HPC)。这为先进封装产业开启了高效能与高弹性的全新篇章。​
  • 以重布线层为互连核心，实现高密度、细间距互连​
  • 大幅提升产能与面积利用率​
  • 支援先芯片（Chip First）与后芯片（Chip Last）制程​
  • 达成封装体积更薄、散热佳且降低生产成本​
  • 面板级封装整厂生产设备解决方案 ─ 已获得验证，是实践量产的途径​
面板级封装金属化重布线层技术：实现高密度整合与高速讯号传输的核心​
文件下载
PDF
Panel RDL Wet solutions
PDF
Panel-Level Packaging Technology
请与我们联络
Manz China Suzhou Ltd. 亚智系统科技（苏州）有限公司
215153 江苏省苏州市高新区嘉陵江路405号
+86 512 6278 2588
info.cn@manz.com
隐私权条款 更改您的同意